AMD开发出45纳米节点工艺的三栅极晶体管
AMD公司日前宣布推出采用下一代绝缘硅和金属栅极技术开发的新型三栅极晶体管(triple-gate transistors)。该公司在最近的国际固态设备及材料研讨会上披露了这种三栅极晶体管的技术细节,该晶体管栅...
[国际工业自动化网] http://www.iianews.com2003-09-24
英特尔在IDF上为“数字家庭”推波助澜
在日前的英特尔开发者论坛上,英特尔公司副总裁兼台式机平台集团总经理Louis Burns先生在主题演讲中探讨了业界在制订家庭数字媒体发布行业指南方面的进展。同时他预先展示了一些面向数字家庭的创...
[国际工业自动化网] http://www.iianews.com2003-09-23
一种基于锁相环的时钟系统设计
本文介绍了一种基于CMOS工艺的高性能处理器时钟系统设计,设计频率为200MHz,VCO的相位噪声为-110dBC/Hz@100kHz。作者详细分析了锁相环路的结构及组成,并介绍了消除噪声的设计方法。
锁相环广泛...
[国际工业自动化网] http://www.iianews.com2003-09-13
电阻式触摸屏结构和实现原理
很多LCD模块都采用了电阻式触摸屏,这些触摸屏等效于将物理位置转换为代表X、Y坐标的电压值的传感器。通常有4线、5线、7线和8线触摸屏来实现,本文详细介绍了SAR结构、四种触摸屏的组成结构和实现...
[国际工业自动化网] http://www.iianews.com2003-09-13
根据抖动转移曲线评选高速PLL器件
随着抖动技术规范成为比较接口IC的常用标准,市场上出现了数种能够总括每个器件的抖动性能的技术。其中之一是抖动转移曲线(Jitter Transfer Function；JTF)技术。通过记录一个包含锁相环路(PLL)器...
[国际工业自动化网] http://www.iianews.com2003-09-13
CoreFrame片上总线专利对SoC设计者构成威胁
PalmChip公司宣称,它于2003年7月29号获得的一项专利覆盖了几乎所有现代系统级芯片(SoC)设计中用来实现片上CPU总线结构的技术,并警告说,CPU或系统互连知识产权(IP)提供商和大多数SoC设计团体可能...
[国际工业自动化网] http://www.iianews.com2003-09-13
分数N PLL相位误差产生机理及性能分析
分数N锁相环(PLL)在每个递增时间都将产生一个相位误差,该相位误差将反过来产生尖峰干扰。本文分析了分数N PLL相位误差产生机理,详细介绍了采用Σ-Δ补偿降低相位误差的方法以及与整数N PLL的性能...
[国际工业自动化网] http://www.iianews.com2003-09-13
光学拾取头光束系统的自动化测量
光学拾取头是光盘驱动器中最重要的部件之一,它直接影响到光碟机的读盘性能。本文介绍如何构建低成本自动化视像检测系统,以监测CD和DVD播放机中光学拾取头的激光束质量并纠正元器件的对位。
对...
[国际工业自动化网] http://www.iianews.com2003-09-13
IEEE新推无线规范,瞄准传感器及制动器网络
IEEE目前开始推广一项命名为802.15.4的规范标准,面向无线传感器及制动器网络。此项标准为消耗最小功率、典型连接距离为10米(30英尺)或以下相对简单的设备之间提供低数据率连接。
该组织称,应用...
[国际工业自动化网] http://www.iianews.com2003-09-10
铜突起取代线邦定促进倒装芯片装配工艺实用化
通过用铜突起(Copper Bump)取代线邦定(Wire Bond),TriQuint Semiconductor公司与封装厂Amkor Technology公司打算将用于GaAs半导体的低成本倒装芯片(flip chip)装配工艺实用化。双方宣称,通过采用...
[国际工业自动化网] http://www.iianews.com2003-09-03
结果页码:
上一页
605
606
607
608
609
610
611
612
613
614
615
616
617
618
619
620
621
622
623
624
下一页
